在全球記憶體市場上擁有霸主地位的三星，同樣具備先進邏輯製程，理應不需依賴外部代工，但三星記憶體業務總裁李正培（Jung Bae Lee）在SEMICON Taiwan上卻意外提到，在HBM（高頻寬記憶體）的Base Die（基礎裸晶）上，將不限使用自家晶圓代工廠，成為半導體業界熱議焦點。
李正培在大師論壇上指出，將提供IP給予客戶自行設計Base Die，並且「三星為客戶提供靈活的晶圓代工廠策略…記憶體合作不限於三星晶圓代工廠。」李正培這番話背後，被多家媒體解讀為三星是在向「競爭者」台積電釋出善意，三星可能會在未來HBM4時代，導入採台積電先進製程製造的Base Die晶片。
Base Die是放在HBM與矽中介層中間的關鍵元件，負責與處理器晶片溝通與傳輸，傳統採DRAM製程製作，不過隨著2025-2026年進入HBM 4時代，SK海力士、美光都有計畫改採台積電先進邏輯製程製造Base die、以提升運算效率。
但有別於其他兩家缺少先進邏輯製程的記憶體同業，三星集團自己就有晶圓代工廠、並且已量產三奈米晶片，理論上沒有必要找台積電代工。集邦科技資深分析師許家源也向本刊證實，目前三星計畫自行生產通用HBM 4的Base Die。
台積電成HBM未來關鍵角色
不過三星既然可以做到自己自足，那麼為何還需要與台積電合作？對此一名半導體業界人士對本刊指出，三星並非出於先進製程產能需求才與台積電合作，主要的目標應該是為了客製化HBM需求與日俱增。
SK海力士副社長李康旭（Kangwook Lee）曾對本刊指出，客戶想把自己的IP放進去Base Die裡提升晶片效率，因此在HBM 4開始衍伸出了客製化HBM的需求。
此外，Base Die不只與客製化HBM息息相關，未來更可能與處理器進一步整合。三星資深副總林俊成6日就在論壇上透露，「未來HBM 4、4E將進入3D封裝時代，在HBM晶片底下將會有Computing Die（運算裸晶），Base Die不僅僅是用來作為buffer（緩衝），這將會帶來很大的變革。」
過去HBM3E時代，採取2.5D封裝將HBM與處理器並排封裝，但隨著IC設計公司、晶圓代工廠，不斷追求縮小晶片體積，未來也有把HBM與處理器導入3D封裝的規劃。
李康旭在演講展示了HBM未來藍圖中顯示，到了HBM5時代、HBM與處理器將會堆疊成為一顆3D IC，而負責與處理器溝通的Base Die，將近一步與處理器整合，據了解三星在HBM 4E上也有類似規劃。一名業界人士分析，「未來可以直接把Base Die當成處理器核心了！這樣做不但能縮短傳輸距離、節省晶片體積，也能同步提升運算效率。」
▲SK海力士日前在SEMICON TAIWAN秀出的未來產品藍圖（王子承攝影）
三星欲卡位AI處理器市場
一名產業分析師觀察，在導入HBM、處理器的3D封裝後，代表台積電重要性將大增，「因為你看現在處理器代工都是誰在做——台積電啊！」該名分析師表示，目前三星晶圓代工事業手上並沒有太多處理器訂單，比如NVIDIA、AMD甚至GOOGLE、AWS等自製晶片的業者，都將核心處理器交由台積電代工。
未來HBM若進入3D封裝時代，不管是處理器整合Base Die，抑或是堆疊處理器、HBM的3D封裝，客戶應該都會優先交給台積電完成，分析師指出，「因此三星需要跟台積電合作，把HBM IP導入到台積電的PDK（製程設計套件，是晶片設計和製造過程中使用的工具集）中，未來才有機會把IP整合進處理器。」
業界人士觀察，在台積電獨霸AI處理器晶圓代工的時代，三星只好藉由開放自家IP給客戶，甚至與競爭對手台積電攜手合作，才能維持在HBM產品上的話語權。
